首页 » 技术分享 » 硬件基础

硬件基础

 

通用处理器

一般来讲,通用处理器结构如下

其中处理器结构分为冯.诺伊曼结构和哈佛结构

冯.诺伊曼结构:

将程序指令存储器和数据存储器合并在一起,因此程序指令和数据宽度相同.

哈佛结构(现在都是哈佛结构了吧):

将程序指令存储区和数据存储器分开,由总线将各自存储器与CPU连接.拥有较高效率.

处理器分类

DSP

DSP是针对通信、图像、语音和视频等领域的算法设计.DSP的乘法指令一般在单周期内完成,且优化了卷积、数字滤波、FFT、矩阵算法等大量重复乘法.DSP一般采用哈佛结构,具有独立的地址总线和数据总线并由程序存储器和数据存储器分时共用.

存储器

存储器分为只读存储器(ROM)、闪存(Flash)、随即存取存储器(RAM)、光、磁介质存储器.

RAM 有两大类,一种称为静态RAM(Static RAM/SRAM),SRAM速度非常快,是目前读写最快的存储设备了,但是它也非常昂贵,所以只在要求很苛刻的地方使用,譬如CPU的一级缓冲,二级缓冲。另一种称为动态RAM(Dynamic RAM/DRAM),DRAM保留数据的时间很短,速度也比SRAM慢,不过它还是比任何的ROM都要快,但从价格上来说DRAM相比SRAM要便宜很多,计算机内存就是DRAM的。

ROM,RAM,Flash详细介绍链接

SRAM结构:

DPRAM结构:

DPRAM可以通过两个端口同时访问,具有两套完全独立的总线。此中RAM在一段改变数据时,另一端的CPU通过轮询感知并读写数据。

总线

串口:

以RS-232为例,作为在嵌入式领域应用最为广泛的串行接口,他为连接DTE和DCE而制定.RS-232C规定标准接口有4条数据线、11条控制线、3条定时线、7条备用和未定义线共25条线,常用9根:

RTS/CTS: DTE发送数据请求/DCE准备好接受DTE数据的回应.

TxD/RxD: DTE通过串行数据向发送/接收DCE数据.

DSR/DTR: 有效状态,表明DCE/DTE可以使用.

DCD: 当本地DCE设备收到对方DCE设备发来的数据时,DCE有效以同志DTE准备接受,而经RXD线送给DTE.

Ringing-RI: 当modem收到交换台发来的呼叫信号时,使能该信号通知终端有呼叫接入.

RS-232电路原理图:

TTL电平标准:输出 L: <0.8V ; H:>2.4V
                         输入 L: <1.2V ; H:>2.0V 
RS-232标准:逻辑1的电平为-3~-15V,逻辑0的电平为+3~+15V

I2C:

I2C贮备多主控的特性,任何能够进行收发数据的设备都可以成为主控设备.I2C有数据线SDA和时钟线SCL构成.当I2C空闲时,两条总线处于高电平.

SCL处于高电平是, SDA从高位向地位的变化产生一個开始位(7位地址,1位读写标志),由低向高变化产生一个停止位.

传送1字节数据的过程中由MSB开始,在SCL的第九个上升沿到来之前,接收方需要发送一个ACK回来.

USB:

USB现在广泛应用在嵌入式设备中,配备低速高速两种模式.一个USB主机最多可以连接2的8次方-1个从设备,每个设备之间间隔不得超过5米.

控制传输: 双工,数据量小,用于查询、配置给USB设备发送命令.

同步传输: 同步传输确定了明确的带宽和时间间隔,常用于传输时间严格,容错率低的数据.如:语音数据

终端传输: 用于传输不可预知的数据.如:键盘、鼠标.

Bulk传输: 无时间间隔和带宽限制,用于传输大量数据.如打印机,扫描仪,U盘等.

 

PCI:

ARM架构中不常见.常用于x86架构,用来衔接主板上的各个外部设备.

FPGA:

可编程逻辑器件,从驱动工程师的角度来看.FPGA可以统一的从功能方面划分,如果FPGA承担特定的接口和控制功能,那么就可以被看作完成时序逻辑和组合逻辑的ASIC;如果他实现的是CPU的功能,那么也可以被看作是CPU.

这些东西作为搞软件的工程师也就是看看,作为必备的基础知识使用。

转载自原文链接, 如需删除请联系管理员。

原文链接:硬件基础,转载请注明来源!

0